Самая простая «бумажная» мемристивная ячейка
Войти

Самая простая «бумажная» мемристивная ячейка

Admin Admin 5 Октября 2025

Идея. Между активным электродом из серебра и инертным графитовым электродом кладём тонкий слой ионного геля (например, гель алоэ). При положительном напряжении Ag⁺ мигрируют и «выращивают» тонкую металлическую нить (низкое сопротивление), при обратной полярности нить распадается (высокое). В I–V получаем характерную «прищемлённую» петлю. Аналоги на бумаге и гелях (вплоть до мемристивных «нейросинапсов») показаны в литературе, включая устройства с карандашными электродами и гелем aloe vera. PMC+1

Что понадобится.

  • Плотная бумага (или стеклотекстолит без меди) и мягкий графитный карандаш 6B–9B.

  • Серебряная проводящая паста/ручка (любая на водной основе).

  • Гель aloe vera (аптечный, без спирта) или густой PVA‑гель (клей ПВА + немного воды + щепотка поваренной соли).

  • Источник 0–2 В с ограничением тока ≤ 1 мА (или батарейка 3 В с последовательным резистором 1 кΩ) и мультиметр.

  • Провода с «крокодилами».

Сборка (10–20 мин).

  1. На бумаге плотно штрихом нарисуйте две графитовые площадки ~5×5 мм с зазором 0,5–1 мм.

  2. Одну площадку точкой покройте серебряной пастой — это «активный» электрод Ag. Дайте высохнуть.

  3. Капните микрокаплю геля (1–2 мм), чтобы она только‑только замыкала зазор. Дайте подветриться 1–3 мин, чтобы не было жидкой лужицы.

  4. Подключите: «+» на Ag, «−» на графит. Включите ограничение тока 0,5–1 мА.

Измерение (без осциллографа).

  • Плавно поднимайте напряжение 0 → 1,5–2,0 В. Следите за током по падению на резисторе 1 кΩ (I = V_R/1000).

  • При «формировании» увидите скачок тока — ячейка перешла в LRS (низкоомное состояние).

  • Верните к 0 В, инвертируйте полярность и подавайте до −1…−2 В — ток упадёт (RESET в HRS).

  • Повторив цикл 0 → +V → 0 → −V → 0, вы получите «прищемлённую» петлю (подпись мемристора). Теория и такие циклы подробно обсуждаются в обзорах по мемристорам. Nature+1

Подсказки и типичные проблемы.

  • Нет переключения → гель пересох/слишком жидкий; уменьшите или освежите каплю, сократите зазор до ~0,3–0,5 мм, проверьте, что Ag‑пятно действительно контактирует.

  • Постоянное КЗ → перелили гель или серебро «перетекло» — подсушите, уменьшите V и строго держите ограничение тока.

  • Состояние «уплывает» → накройте участок прозрачной лентой (микро‑инкапсуляция от испарения).

  • Напряжения держите низкими (обычно хватает до 2 В) — так безопаснее и повторяемее. Подобные бумажные/гидрогелевые мемристоры подробно описаны в работах по «устойчивой электронике» и био‑совместимым синапсам. Wiley Online Library

Почему это «нано»? Проводящий канал — нанонить серебра внутри геля/пористой матрицы: она реально нанометровой толщины, хоть сам макро‑макет и собран «на столе». Идея ионно‑индуцированного переключения — классика для мемристоров/Redox‑RAM. Wiley Online Library

2) Чуть аккуратнее: бумажный «кроссбар» или печать

Если есть серебряная паста и трафарет/маска, можно сделать мини‑кроссбар: снизу полоска Ag (или графит), сверху поперечная полоска Ag, между ними — узкий «островок» геля. Это удобнее для подключения и даёт более чистые петли. Печатные и inkjet/трафаретные мемристоры на бумаге — отдельное направление; в обзорах показаны типовые чернила, ширины линий (сотни микрон) и шаги экранирования. Wiley Online Library+2SciSpace+2

3) Когда нужна стабильность и повторяемость: эмулятор мемристора

Для отладки алгоритмов «нейроморфики» удобно собрать активный эмулятор на ОУ/мультипликаторе или с цифровым потенциометром: он воспроизводит ту же «прищемлённую» петлю и поведение с памятию, но без капель геля и «капризов» влажности. Классический подход — интегрировать ток (состояние www), а сопротивление R(w)R(w)R(w) менять аппаратно (ОУ+AD633, либо MCU+digipot). Есть подробные обзоры и демонстрации учебных эмуляторов. PMC+1

Почему «полноценный чип» дома — нет

Масштабируемые ячейки (Pt/HfOx_xx​/TiN, TiOx_xx​, TaOx_xx​ и т.п.) делают по вакуумным технологиям на подложках с нанометровыми плёнками, часто с последующим «формированием» разрядами. Это требует чистых помещений, литографии, прецизионного контроля кислородных вакансий и сложных тестов надёжности. Обзоры по мемристорам хорошо описывают, почему такие устройства реально в <10 нм и что для этого нужно. Дома это небезопасно и нереалистично. Nature

Краткая памятка по безопасности

  • Работайте на низких напряжениях (до 2–3 В) и с ограничением тока ≤ 1 мА.

  • Не используйте агрессивные реагенты (сернистые растворы, сильные кислоты/щёлочи) — они не нужны для учебной демонстрации.

  • Защищайте поверхность стола, не допускайте попадания серебряной пасты в канал стоков.

Что читать/на что ориентироваться

  • Классика по природе мемристора и ионной природе переключения. Nature+1

  • Бумажные и гелевые/био‑совместимые мемристоры (в т.ч. с pencil‑on‑paper электродами и гелем aloe vera). PMC+1

  • Печать и «бумажные» мемристоры (обзоры по inks/трафаретам/разрешению). Wiley Online Library+2SciSpace+2

  • Эмуляторы мемристоров (обзор и базовый учебный эмулятор). PMC+1

Итог

  • Дома вы можете собрать работающую учебную мемристивную ячейку на бумаге за полчаса и увидеть «память» на вольт‑амперной петле. Это даёт понимание физики мемристора и сэкономит массу времени.

  • Для алгоритмов/схем лучше собрать эмулятор — он стабилен и повторяем.

  • Для реального чипа нужен доступ к микро‑/нано‑фабрикации (университетская чистая комната, коммерческий сервис‑фаб).

Давай сделаем чип от 0 до реально работающего протопипа :

Путь от нуля до реально работающего прототипа чипа. Ниже — практичная «дорожная карта» с двумя доступными треками и третьим специализированным (мемристор/ReRAM). Я показываю только то, что ты реально можешь сделать как инди‑разработчик/маленькая команда, с конкретными платформами и ссылками.

Куда именно «бежать» (и что сейчас с инфраструктурой)

  • Для доступных цифровых/микcед‑сигнальных ASIC сегодня работают открытые PDK: SkyWater SKY130 и GlobalFoundries GF180MCU. Это именно производственные ПДК с открытыми наборами правил/ячеек. GitHub+1

  • Исторически дешёвые шاتтлы шли через eFabless/Caravel. В марте 2025 eFabless закрылся, из‑за чего TinyTapeout и ряд шаттлов «подвисли». Сейчас активы eFabless выкупил ChipFoundry, он возит MPW под брендом chipIgnite и уже открыл новые наборы заявок. Tom's Hardware+2chipfoundry.io+2

  • TinyTapeout — по‑прежнему удобный «вход» для первых цифровых чипов; после истории с закрытием eFabless проект нашёл альтернативные пути и частично восстановился. EENews Europe+1

Три пути к прототипу

Трек A — «Быстрый и дешёвый»: TinyTapeout (цифровой, учебный/демо‑уровень)

Когда выбирать: если нужна максимальная простота, упаковка на готовую демоплату и быстрый цикл обучения.

Идея: твой модуль (на Verilog) — один «тайл» в общей кросс‑плате; получаешь свою микросхему на стандартной демоплате (RP2040, PMOD, DIP‑переключатели, 7‑segment и т. п.). tinytapeout.com+1

Что делаешь:

  1. Пишешь RTL под ограничения TinyTapeout (I/O, тактирование, площадь).

  2. Локально симулируешь (Icarus/Verilator + тестбенчи).

  3. Гоняешь open‑flow (OpenLane/OpenROAD) до GDS.

  4. Отправляешь проект на текущий TT‑ран; ждёшь сборку демоплаты. Документация/даташиты TT‑ранов приведены на сайте. tinytapeout.github.io+1

Плюсы: минимальный порог; готовая плата; реальный кремний.

Минусы: только цифровая логика, жёсткие лимиты по площади/пинам, график ранoв общий; эпизодические организационные риски (сейчас проект восстанавливается после закрытия eFabless). EENews Europe

Трек B — «Гибкий и серьёзный»: MPW через ChipFoundry (chipIgnite) на SKY130/GF180

Когда выбирать: если нужна полноценная SoC‑обвязка, больше I/O, аналог/микcед‑сигнал, осмысленный bring‑up.

Идея: используем Caravel/OpenFrame/Caravan‑каркас: у тебя есть RISC‑V‑управлялка, GPIO/пады, логический анализатор; ты интегрируешь свой «user project» (цифровой/аналоговый) и отдаёшь на шаттл ChipFoundry. caravel-harness.readthedocs.io+1

Статус инфраструктуры: после закрытия eFabless (март‑2025) шаттлы и бренд chipIgnite перезапущены уже ChipFoundry; на их сайте видны открытые окна приёма (например, ноябрьский MPW). Tom's Hardware+1

Плюсы: больше свободы, аналого‑цифровой проект, нормальные корпуса/борды и поддержка bring‑up.

Минусы: потруднее и дороже, чем TinyTapeout; всё же нужно следовать каркасу и требованиям PDK.

Трек C — «Мемристор/ReRAM в кремнии» (спецзадача)

Когда выбирать: нужен именно физический мемристор/встроенная NVM (не эмулятор).

Реальность: в открытом SKY130/GF180 готовых мемристорных ячеек нет. Но Weebit Nano уже полностью квалифицировал ReRAM‑IP на SkyWater S130, и SkyWater предлагает этот IP коммерческим клиентам. Это значит: можно собрать SoC с встроенным ReRAM, но через коммерческий доступ (NDA/лицензия/стоимость). Skywater Technology+1

Тактика:

  • Этап 1: проектируем SoC «ReRAM‑ready» (шины, контроллер, напряжения/импульсы на внешнюю «заглушку»), возим на SKY130/GF180 без ReRAM (или с эмулятором).

  • Этап 2: вступаем в переговоры (SkyWater/Weebit) и мигрируем на S130+ReRAM IP. Это уже промышленный проект. Skywater Technology

Пошаговый план «от 0 до прототипа» (с чек‑листами)

Ниже — универсальный план, который работает и для трека A, и для трека B (для трека C добавлены особые пункты).

Этап 0 — Определяем ТЗ (1–2 дня)

  • Цель: что доказываем прототипом (функция/производительность/энергия/интерфейсы).

  • Артефакт: 1‑страничное ТЗ (I/O, частоты, объём памяти/логики, тест‑кейсы).

Этап 1 — Выбор платформы и PDK (сразу)

  • A: TinyTapeout (цифровой модуль под их ограничения). tinytapeout.com

  • B: ChipFoundry (chipIgnite) на SKY130 или GF180MCU + каркас Caravel/OpenFrame/Caravan. chipfoundry.io+2GitHub+2

  • C: Plan‑B: делаем «ReRAM‑ready SoC» (эмулятор/заглушка), параллельно обсуждаем с SkyWater/Weebit. Skywater Technology

Этап 2 — Подготовка окружения (сегодня)

Этап 3 — Архитектура и RTL (1–2 недели)

  • Пишем минимально полезную архитектуру (MVP):
    • A: маленький графический/аудио‑демо, ЦАП‑PWM, SPI‑ядро, мини‑DSP — что‑то «видимое» на демоплате TT. tinytapeout.com
    • B: модуль + Caravel‑интеграция (Wishbone, GPIO, логический анализатор). caravel-harness.readthedocs.io
    • C: контроллер ReRAM (сейчас — эмулятор на поведенческом уровне).

Этап 4 — Верификация и тестбенчи (параллельно)

  • Модульные тесты (Verilator/Icarus), покрытие, corner‑cases.

  • Системные тесты в каркасе Caravel (симулировать взаимодействие с менеджмент‑SoC). ieee-cas.org

Этап 5 — RTL→GDS (1–2 недели на доводку)

Этап 6 — «Precheck/Submission»

  • TT: следуем их гайдлам/даташиту ран‑версии. tinytapeout.github.io

  • ChipFoundry (chipIgnite): собираем метаданные, прогоняем автоматические precheck’и (DRC/density/LVS/XOR) — логика от Caravel‑пайплайна сохранилась. ieee-cas.org

Этап 7 — Плата и bring‑up

  • TT: получаешь демоплату; тестируешь проект через RP2040, PMOD (есть готовые VGA/Audio‑платы). tinytapeout.com+2Tiny Tapeout+2

  • ChipFoundry/Caravel: получаешь дев‑борд/дочернюю плату, программируешь SPI‑Flash, используешь готовые тулзы для тестов (репозиторий caravel_board). GitHub

Этап 8 — Док‑пакет и демонстрация

  • Мини‑даташит (I/O, режимы, потребление), скрипты тестов, демо‑видео.

  • Если цель — привлечь партнёров под ReRAM: подготовить аргументы и трассируемые результаты.

Если цель именно мемристор/ReRAM

  1. Прототип на обычном шаттле: делаем «ReRAM‑ready» SoC: контроллер, импульсные драйверы, АЦП/ДЦП интерфейсы к «заглушке» (в TT/Caravel это может быть внешний PMOD‑кроссбар на плате).

  2. Модель и алгоритмы: отладка на эмуляторе/модели (например, AIHWKit для аналоговых массивов) + поведенческие модели ячейки. ResearchGate

  3. Переход к встраиваемой ReRAM: у SkyWater есть S130 + Weebit ReRAM, IP квалифицирован (включая авто‑температуру 125 °C) — это «реальная» мемристорная NVM. Нужно выходить к SkyWater/Weebit по коммерческому треку. Skywater Technology+1

Минимальный стартовый комплект (сегодня)

Что мы можем заложить как первый реальный прототип

Кейс 1 (TT): «Видимый» проект — генератор VGA/Audio с маленьким DSP‑ядром/эффектами и интерфейсом SPI. Это красиво демится на их демоплате и PMOD‑модулях. tinytapeout.com+1

Кейс 2 (chipIgnite/Caravel):

  • Пользовательский блок: маленький RISC‑V периферийный контроллер + PWM‑ЦАП + АЦП‑интерфейс + GPIO.

  • Аналоговый макро (по желанию): примитивный S/H + компаратор.

  • В обвязке Caravel получаем удобный bring‑up (SPI‑Flash, логический анализатор, GPIO‑пады). caravel-harness.readthedocs.io

Кейс 3 (ReRAM‑ready):

  • Тот же SoC, но с контроллером «памяти» и генераторами импульсов (Set/Reset/Verify), с разводкой на внешние пины (для платы с дискретной мемристорной матрицей) — затем миграция на S130+Weebit IP. Skywater Technology

Риски и реальность сроков/стоимости (честно)

  • Оргриски шаттлов: пример с eFabless показал, что экосистема уязвима; сейчас шаттлы возит ChipFoundry и TT ищет альтернативы/возрождается. Закладывай план Б и сохраняй все артефакты (GDS/LEF/DEF/скрипты). chipfoundry.io+1

  • Аналог и mixed‑signal сложнее цифрового: учитывай время на проверку крытых правил, ESD/пады и интеграцию макросов в каркасе. caravel-harness.readthedocs.io

  • ReRAM: доступен, но не как «open PDK»; это коммерческий IP (NDA/лицензии). Skywater Technology

Login-M-Prom — блог о промтах, ИИ и цифровой эффективности
199
+ Читать
Для ответа вы можете авторизоваться